量産中のFPGAをASICに置き換える｜ピン互換・消費電力・数量の判断と相談先【2026年版】

FPGAは、開発の初期費用を抑えて早く製品を出すのに向いた部品です。ただ、量産の数が増えると、部品代や熱対策の費用がかさんできます。

この記事では、量産中のFPGAをASICに置き換えるときの判断材料と、置き換えを案内している会社を整理します。

FPGAのままにするか、ASICにするか

置き換えを考えるきっかけは、主にコスト、消費電力、供給の3つです。掲載会社は次のように説明しています。

きっかけ	公式記載の説明
コスト	メガチップス: 量産数量が多い場合はFPGAがASICよりコスト高になり、損益分岐点を境に逆転する
消費電力・発熱	メガチップス: FPGAではクロックゲーティングなどの低消費電力設計ができず、ヒートシンクなどの熱対策が必要になる場合がある
供給	セイコーエプソン: FPGAの入手難や生産中止で、値上げへの対応や代替部品の検討、設計変更が必要になる

一方で、FPGAには設計後でも書き換えて仕様を変えられる利点があります。ディー・クルー・テクノロジーズは、ASICは設計後の仕様変更ができず、将来の拡張には再設計が必要と説明しています。

数量の目安をつかむ

ASICにすると初期費用がかかるので、何個作れば元が取れるかが判断の中心になります。目安として公式に示されている例は次のとおりです。

• NECプラットフォームズ: FPGA→ASIC互換のコスト比較の一例で、8,000個以上生産する場合にトータルコストを削減できる（実際はMOQがあり相談）
• メガチップス: 必要な数量に応じてFPGAとASICのどちらかを選ぶ判断が不可欠

8,000個は一例で、回路の規模やプロセスで変わります。今のFPGAの単価、ヒートシンクなどの部品代、年間の生産数を出して、各社に試算を頼んでください。

置き換えを案内している会社

FPGAからの置き換えを公式に案内している会社と、その特徴を並べます。

会社	置き換えの特徴（公式記載）
メガチップス	FPGA資産と要望をヒアリングして転換を提案。ピンコンパチブル対応でボード修正を不要に（不可の場合あり）。論理シミュレーションの代行も可能
セイコーエプソン	Spartan6、Cyclone4、MAX10などの低コストFPGAを自社のゲートアレイ・エンベデッドアレイに置き換えた事例を掲載
NECプラットフォームズ	0.35um/0.5umのゲートアレイを台湾ベンダ経由で。ASICにするかFPGAにするかの選定から相談
東芝情報システム	FPGAをカスタムLSIに変換して供給する、少量多品種向けの開発サービス
ディー・クルー・テクノロジーズ	FPGAプロトタイプからの移行までワンストップ対応

ピン互換にすれば基板はそのまま

量産中の製品では、基板を作り直すと評価や認証のやり直しが発生します。そこで、FPGAとピン配置をそろえたASICにする方法があります。

• メガチップス: ボード設計が完了している場合、FPGAとピンコンパチブル対応にすればボード修正が不要
• メガチップス: 技術的な検討の結果、ピンコンパチブル対応不可と判断する場合や、バイパスコンデンサ追加などの改良を頼む場合がある
• クリエイティブデザイン: 生産中止のゲートアレイを、ピン互換のASICで作り直して現行基板で量産を続けた事例
• セイコーエプソン: ゲートアレイは電源、信号配置を自由に設定できるため既存品の置換えに向く

ピン互換にできるかは、電源の数や電圧、I/Oの規格で決まります。最初の相談で、今のFPGAの型番、パッケージ、ピン配置の資料を渡してください。

FPGAの資産をどう渡すか

置き換えでは、今動いているFPGAのRTLが出発点になります。ただし、FPGA向けに書かれた記述がそのままASICで使えるとは限りません。

確認すること	理由
RTLのソースと制約ファイル	論理合成とタイミング検証の出発点になる
FPGA固有のIP（メモリ、PLL、高速I/Oなど）	ASIC側のマクロセルに置き換える必要がある
検証環境とテストパターン	同じ動作をするかを確かめる基準になる
非同期回路の有無	ASIC化で同期回路に直すことがある

メガチップスの顧客の声では、ASIC化の事前検討で想定外のRTLの問題が見つかったものの、スケジュール通りテープアウトできたと書かれています。事前検討の段階でRTLを見てもらうことが、後戻りを減らします。

マクロセルの対応を確かめる

FPGAではメモリやPLLを内蔵のブロックで使っていることが多く、ASICでは同じ機能をマクロセルで用意します。公式に載っている対応例を挙げます。

• セイコーエプソン S1K80000シリーズ: RAM、PLL、LVDS、RSDSなどのマクロセルを搭載可能
• セイコーエプソンの置き換え事例: エンベデッドアレイにメモリやPLLを載せた例を掲載
• DNPエル・エス・アイ・デザイン: USB、PCIe、Ether、SATA、DDR、SPIなどのチップ実装経験

高速なインターフェースを使っている場合は、そのIPを使えるプロセスかどうかで選べる会社が絞られます。使っているI/Oの規格を一覧にして伝えてください。

発売を急ぐならFPGAで先に出す

新しい製品で、仕様がまだ動く段階なら、まずFPGAで出荷し、仕様が固まってからASICにする進め方があります。メガチップスは、次期機種のASICが立ち上がるまで数年FPGAで量産する予定だった顧客に、転換によるコスト削減を提案した声を載せています。

1. FPGAで製品化し、市場での数量と仕様を見極める
2. 数量が見えた段階で、ASICとの損益分岐を試算する
3. ピン互換の可否を確かめ、基板を変えずに置き換える

この順番なら、ASICの初期費用を回収できる見通しが立ってから投資できます。逆に、最初から数量が大きいと分かっているなら、FPGAを経ずにASICで設計する方が全体の費用は抑えやすくなります。

低消費電力化もあわせて相談する

ASICにすると、FPGAではできなかった消費電力の対策を設計に入れられます。メガチップスは、ASICは同程度のプロセスのFPGAと比べてゲート使用効率が高く、低消費電力設計手法の適用で消費電力を下げられると説明しています。

• メガチップス: FPGAで必要だったヒートシンクなどの熱対策が不要になり、コスト削減が期待できる
• DNPエル・エス・アイ・デザイン: クロックゲーティング、ローリーク、電源遮断（UPF/CPF）などの省電力設計に対応
• NECプラットフォームズ: シミュレーションやトグルレートからASICの消費電力を見積もり、装置の熱設計・構造設計を行う

熱対策の部品が減れば、筐体の小型化にもつながります。消費電力の目標値があれば、置き換えの相談時に伝えてください。

FPGAのASIC化を進める手順

最後に、相談から量産までの流れをまとめます。会社ごとに細部は違いますが、進め方の骨格は共通です。

1. 今のFPGAの型番、数量、単価、熱対策の部品、RTLの有無を整理する
2. 置き換えを案内している会社に、ピン互換の可否と損益分岐の試算を頼む
3. 事前検討でRTLを見てもらい、問題点と方式（ゲートアレイ、スタンダードセルなど）を決める
4. ES（試作品）を今の基板に載せて評価する
5. 量産へ移り、FPGAからの切り替え時期を決める

置き換えはコストの話になりがちですが、供給を何年続けられるかも同じくらい大事です。メガチップスは15年以上同一ファブでの量産供給の実績を、セイコーエプソンは自社前工程生産による長期安定供給を書いています。