大学・研究開発でチップを試作する｜シャトル・MLM・PDK・評価の使い方【2026年版】

回路のアイデアは、シミュレーションだけでなく実際のチップで測って初めて論文や製品の根拠になります。とはいえ、専用のマスクを作る費用は研究予算では重すぎることが多いです。

この記事では、研究開発での試作に使えるサービスを、掲載会社の公式情報から整理します。

研究開発の試作で使える4つの方法

まず、研究開発の段階で使える方法を並べます。掲載会社の案内は次のとおりです。

方法	しくみ	案内している会社（公式記載）
シャトル	複数の利用者の設計を1枚のレチクルに載せて試作	DNPエル・エス・アイ・デザイン（TSMC CyberShuttle）、シリコンアーティストテクノロジー、東芝情報システム
MLM	1枚のマスクに複数層を載せて試作費を抑える	シリコンアーティストテクノロジー（フォトマスクメーカーと連携）
アナログマスタースライス	素子形成済みのウェハに配線層だけ作る	日清紡マイクロデバイス
TEGウェーハ	評価用の構造を載せたウェーハ	シリコンアーティストテクノロジー（各種カスタムTEGウェーハの実績）

TSMC CyberShuttleを使う場合

DNPエル・エス・アイ・デザインは、2003年からTSMC CyberShuttleの国内窓口として試作チップを提供しています。公式ページに載っている条件を整理します。

• 12nm〜0.35umのLogic、MixedSignal/RF、EmbFlash、LowPower、CMOSセンサー、SiGeなどが利用可能
• シャトル便の日程は半年ごとに開示
• 試作価格は、試作チップ面積と基本ブロック面積、チップ数量で決まる
• チップごとのテストは行わず、TSMC-PCMスペックでの出荷検査後に納入
• ダイシングとバンプは有償、ゲート幅やVtの条件振りは追加ウエハー費用が必要
• 6ヶ月以内ならリピートオーダーが可能

チップごとのテストがないので、届いたチップの良否は自分で測って確かめることになります。評価の治具と測定の段取りを、試作と並行して用意してください。

大学向けのアカデミープログラム

DNPエル・エス・アイ・デザインは、大学のプロジェクトを対象にしたアカデミープログラムを案内しています。使う前に知っておきたい条件を表にします。

項目	公式記載
対象	全ての大学のプロジェクト
価格	TSMC CyberShuttle試作を特別価格で提供
対象外	Additional Wafer、Extra Dicingなどの追加サービス
情報の開示	TSMCが大学名・研究室名または教授名、プロジェクト名、Tapeout時期などを開示する権利を持つ
成果発表	学会などで発表する際は、TSMCで試作したことの明記が必要

研究テーマを公表前に伏せておきたい場合は、開示の条件を事前に確かめてください。共同研究先の企業がある場合は、その契約との兼ね合いも確認が必要です。

ファウンドリ選びから相談する

どのファウンドリのどのプロセスを使うかで、研究で狙える性能が変わります。ファウンドリ選定から相談できる会社があります。

• シリコンアーティストテクノロジー: CMOSからアナログ／RF／高耐圧／ミックスドシグナルまで幅広くサポート。X-FAB、Silterraとパートナー契約。主なシャトルサービス可能FabとしてTSMCとX-FABを紹介し、GFやUMCなどのシャトルにも対応
• 三栄ハイテックス: 予算や開発スケジュールに合わせて国内外のファブを提案
• シキノハイテック: TSMC、UMC、GF、Samsung、VIS、XFAB、国内IDMなどのFABに対応

高耐圧やMEMSなど特殊なプロセスを使いたい研究では、選べるファウンドリが限られます。シリコンアーティストテクノロジーはX-FABについて、～100VのHigh Voltageやmixed-signal、MEMSなどを挙げています。

自分で設計するならPDKを確かめる

研究室で回路とレイアウトを自分たちで描く場合は、ファウンドリが出しているPDK（プロセス・デザイン・キット）と、手持ちのEDAツールの組み合わせが合うかが大事です。

会社・サービス	PDK・ツールの公式記載
日清紡マイクロデバイス アナログマスタースライス	SPICEモデル。Cadence Virtuoso、Silvaco Gateway・SmartSpice・Expert向け。サインオフ検証はSiemens Calibre
日清紡マイクロデバイス ファウンドリ	Virtuoso、Custom Compiler、Spectreなど（プロセスにより一部非対応）
内藤電誠工業（受託設計）	Cadence、Synopsys、Siemensのほか、SILVACOなどのツールにも対応

研究室のツールがSilvaco系なら、Silvaco向けのPDKがあるかが入口の条件になります。日清紡マイクロデバイスのアナログマスタースライスは、その点で使いやすい選択肢です。

設計の一部を手伝ってもらう

研究の中心ではない部分、たとえばパッドやI/O、標準的なアナログブロック、レイアウトの仕上げは、外部に頼む方が早いこともあります。

• シリコンアーティストテクノロジー: アナログ及びデジタルのフロントエンド・バックエンド設計、ライブラリ設計
• 内藤電誠工業: アナログ回路設計、Spiceシミュレーション、アナログレイアウト設計
• DNPエル・エス・アイ・デザイン: 電源回路、高速インターフェース回路、イメージセンサー周辺回路などのアナログマクロ
• シキノハイテック: 特定フェーズのみの柔軟な対応

研究の独自部分と、外に出してよい部分を分けて考えると、限られた予算を研究の核心に回せます。外部に出す部分の秘密保持は、最初に取り決めてください。

試作したチップを評価する

研究ではチップの評価が成果そのものです。評価の手を借りられる会社もあります。

• 三栄ハイテックス: 各種測定機器を保有し、顧客が設計したLSIの試作品評価も行う
• デンケン: 試験・不具合解析、信頼性試験の受託
• 内藤電誠工業: IC評価を受託

パッケージに入れずにベアチップで受け取る場合は、ワイヤボンディングや評価基板の手配も必要です。シリコンアーティストテクノロジーはパッケージ＆アセンブリのサービスを案内しています。

スケジュールの組み方

シャトルは便の日程が決まっているので、研究の計画を日程から逆算して組みます。進め方の一例です。

1. 使うプロセスと便の日程を決める（DNPエル・エス・アイ・デザインのCyberShuttleは半年ごとに開示）
2. 回路設計とシミュレーションを終える
3. レイアウトと検証（DRC、LVS）を終え、締切までにデータを出す
4. チップが届くまでの間に、評価基板と測定系を用意する
5. 測定結果をもとに、次の便で改良版を出すか決める

締切に間に合わないと、次の便まで半年待つことになります。研究室の学生の卒業や学会の締切と重ならないよう、余裕を持って計画してください。

研究から製品化へつなぐ

研究で作ったチップが製品になる道筋も、最初に少し意識しておくと後が楽です。次の点を確かめておいてください。

1. 試作に使ったプロセスで、量産も続けられるか
2. 研究で使ったIPやセルを、製品でも使える契約か
3. 量産を引き受けるターンキーの会社に、同じ設計データを渡せるか
4. アカデミープログラムなどの条件が、製品化のときにどう変わるか

シャトルの窓口と量産のターンキーを同じ会社が持っていれば、つなぎ目は小さくなります。DNPエル・エス・アイ・デザインやシリコンアーティストテクノロジーは、試作から量産までを案内しています。