大規模なデジタルSoC・ASICの設計を外部に頼む｜RTLtoGDS・先端プロセス・検証の相談先【2026年版】

画像処理や通信、サーバー向けのSoCは、回路の規模が大きく、先端プロセスを使うことが多い分野です。設計と検証に多くの人手がかかり、物理設計にも専門のノウハウが要ります。

この記事では、大規模なデジタルSoC・ASICの設計を頼める会社を、工程と規模の観点から整理します。

規模とプロセスの対応範囲

まず、公式サイトに規模やプロセスの実績を載せている会社を並べます。

会社	規模・プロセスの公式記載
ソシオネクスト	90nmから5nmまでのスタンダードセル。1億ゲートを超えるチップの設計を手がけることも多い
DNPエル・エス・アイ・デザイン	0.35um〜16nmの対応実績、100MGate超のデザイン実績多数
内藤電誠工業	デジタルバックエンドで～14nm、～500M Gatesクラス
シリコンアーティストテクノロジー	ARMコアSoCのRTL設計で350nm〜16nm

DNPエル・エス・アイ・デザインは、RTLtoGDSの実績例として、Image用途の16nm・150M gate、Communication用途の28nm・250M gateなどを載せています。自社の規模に近い実績があるかを、最初の判断材料にしてください。

商品企画から任せるか、工程を切り出すか

大規模SoCの外部委託は、大きく2つの形に分かれます。

• 商品企画の上流から参画してもらい、システム設計から生産・品質管理まで一気通貫で任せる（ソシオネクストの「Solution SoC」）
• 社内でアーキテクチャとRTLを持ち、検証や物理設計など工程を切り出して頼む（DNPエル・エス・アイ・デザインのRTLtoGDS、内藤電誠工業のバックエンドなど）

前者は差異化のアイデアから一緒に作る形で、後者は社内の設計の流れに外部の手を足す形です。社内に残したいノウハウがどこにあるかで、切り出し方を決めてください。

フロントエンドを頼める会社

論理設計と検証は、大規模SoCで最も人手を食う工程です。フロントエンドを受ける会社と特徴を表にします。

会社	フロントエンドの公式記載
DNPエル・エス・アイ・デザイン	UVM/VMM先端検証、アサーションベース検証、ランダム検証、UPF/CPF。SDC作成からタイミング解析まで
メガチップス	タイミングクロージャーの専任担当者、独自のSDC作成サポートユーティリティ
プライムゲート	要求仕様のコンサルティングからゲートレベル検証まで。Verilog-HDL、VHDL、SystemC
シキノハイテック	要求仕様検討から設計・検証まで。画像処理の実績
クリエイティブデザイン	音声・画像、記録・保存、通信・伝送の要素技術

バックエンド（物理設計）の頼み方

先端プロセスの物理設計では、タイミング収束、消費電力、ばらつきへの対応が難所になります。公式に書かれている対応内容を挙げます。

• DNPエル・エス・アイ・デザイン: GHz超の動作周波数のクロック設計とタイミング収束、ばらつき・ノイズを考慮した設計、階層設計、人手での配置・配線への対応
• メガチップス: 階層レイアウト、Physical-Aware Synthesis/ECOによる早期のタイミング収束
• 内藤電誠工業: 論理合成後のVerilogネットリストとSDCを受け取り、P&R、2nd SignOff、物理検証

内藤電誠工業は、設計規模やプロセスによって、顧客先でのオンサイト対応か、協業しているデザインハウスでの対応になると注記しています。誰の環境で作業するかは、データの持ち出しの扱いにも関わるので確かめてください。

低消費電力の設計

大規模SoCでは、消費電力と発熱が製品の仕様を左右します。省電力設計への対応を公式に書いている会社を挙げます。

会社	省電力設計の公式記載
DNPエル・エス・アイ・デザイン	クロックゲーティング、ローリーク、電源遮断、UPF/CPF対応
内藤電誠工業	多電源構造（MSMV）、電源スイッチ挿入設計の開発例
メガチップス	FPGAからの転換で低消費電力設計手法を適用し消費電力を低減

IPとサブシステムの調達

大規模SoCは、自社の回路だけでなく、CPUやメモリインターフェースなどのIPを組み合わせて作ります。IPやサブシステムについての公式記載は次のとおりです。

• ソシオネクスト: Arm®プロセッサコアのサブシステム、セキュリティ サブシステム
• DNPエル・エス・アイ・デザイン: LPDDR、USB3.1、PCIe、MIPI、HDMIなどを搭載した設計実績
• シキノハイテック: 静止画圧縮／伸張、ISP、MIPI CSI-2のIPコアを自社開発
• ロジック・リサーチ: ルネサスのSH4やH8Sをライセンスで使ったカスタムSoCの開発実績

IPの選定は、使うプロセスと切り離せません。どのIPを使う前提かを、プロセスの相談と同時に伝えてください。

検証用の試作ボードとパッケージ

大規模SoCでは、チップができる前にソフトウェアの開発を進めるための試作ボードや、パッケージと基板の協調設計も必要になります。

• ソシオネクスト: プロトタイプボード開発サービス、LPB（パッケージ・基板）協調設計サポートサービス、Design For Test技術
• NECプラットフォームズ: SI/PIの協調設計、ES評価ボードの作成、ASICを載せる基板・電源の設計
• 内藤電誠工業: ARM、DDR-PHY、LVDS、USBなどのマクロを搭載した製品のバックエンド開発例

高速なインターフェースを多く載せるSoCほど、パッケージと基板の設計がチップの性能に影響します。チップの設計会社と基板の設計者が早い段階で話せる体制を作ってください。

FPGAで先に動かして検証する

大規模なSoCでは、テープアウトの前にFPGAで回路を動かし、ソフトウェアと一緒に確かめる進め方がよく使われます。FPGA設計にも対応する会社を挙げます。

会社	FPGAに関する公式記載
シキノハイテック	ASIC設計だけでなく、Altera、AMD、Latticeなど各種FPGAメーカに対応
ディー・クルー・テクノロジーズ	FPGAプロトタイプからの移行までワンストップ対応
プライムゲート	ASIC＆FPGAの受託設計
クリエイティブデザイン	FPGAでの書き込みと実機検証、ASICベンダーでのレイアウト・試作

FPGAでの検証とASICの設計を同じ会社に頼むと、RTLの手直しが一度で済みます。FPGAに入りきらない規模なら、ブロックごとに分けて検証する計画を相談してください。

体制と情報管理を確かめる

大規模な案件では、設計データの量も、関わる人数も増えます。依頼先の体制について、次の点を確かめておくと安心です。

• 品質管理の仕組み（ISO 9001の認証など）
• 作業を行う場所（依頼先の社内か、顧客先でのオンサイトか、協業先か）
• 設計データの受け渡し方法と保管の期間
• 担当者の人数と、作業が集中したときの増員の可否

掲載会社では、プライムゲートがISO9001に準拠した設計管理手法、ディー・クルー・テクノロジーズとシリコンアーティストテクノロジーがISO 9001:2015の認証を載せています。大規模な案件ほど、こうした体制の確認が後のトラブルを防ぎます。

大規模SoCを外に出す前の準備

大規模な案件ほど、最初の取り決めがその後の進み方を決めます。依頼の前に、社内で次の点を整理しておいてください。

1. アーキテクチャとRTLのうち、どこまでを社内で持つか
2. 目標のプロセス、動作周波数、消費電力、ゲート規模
3. 使うIPと、そのライセンスを誰が持つか
4. 検証の完了の基準（カバレッジなど）と、レビューの進め方
5. テープアウトの希望時期と、ESの評価の体制

大規模SoCでは、仕様の追加や変更が後半に入るほど影響が大きくなります。変更の受け付け方と費用の扱いも、契約の段階で決めておくと安心です。