3比較ハブASIC・カスタムLSI受託開発

ASIC・カスタムLSI受託開発 · 基礎知識

ASICの方式の違い｜ゲートアレイ・エンベデッドアレイ・スタンダードセル・アナログマスタースライス【2026年版】

ASICには、下地を共通にして配線だけを作るゲートアレイから、すべてを専用に作るスタンダードセルやフルカスタムまで方式があります。掲載会社の公式情報から、方式ごとの特徴と向く用途を整理しました。

公開 2026年10月1日

ASICと一口にいっても、チップのどこまでを専用に作るかで方式が分かれます。方式によって開発期間、初期費用、集積度が変わります。

この記事では、掲載会社が公式サイトで案内している方式を比べ、選び方を整理します。

方式の全体像

大きく分けると、下地を共通にして配線層だけを作る方式と、トランジスタから専用に作る方式があります。掲載会社の案内は次のとおりです。

方式しくみ案内している会社（公式記載）
ゲートアレイトランジスタを並べた下地を共通にし、配線で回路を作るセイコーエプソン、NECプラットフォームズ（0.35um/0.5um）、ロジック・リサーチ（ライセンス）
エンベデッドアレイ専用のハードマクロとゲートアレイ部を混載セイコーエプソン
スタンダードセル最適設計したセルを並べて専用に作るセイコーエプソン（0.15um）、ソシオネクスト（90nm〜5nm）
アナログマスタースライス素子を作り込んだウェハの配線層だけを変える日清紡マイクロデバイス（40V耐圧バイポーラ）
フルカスタム（アナログ）回路とレイアウトをすべて専用に設計東芝情報システム、デンケン

ゲートアレイは置き換えと長期供給に向く

ゲートアレイは、共通の下地に配線だけを作るので、開発期間と初期費用を抑えやすい方式です。古いFPGAやCPLD、ディスコンのゲートアレイの置き換え先としてよく使われます。

  • セイコーエプソン: 電源、信号配置を自由に設定できるため既存品の置換えにも適すると説明。0.35umで5V単一電源に対応するシリーズもある
  • NECプラットフォームズ: 国内で対応が減っている0.35um/0.5umのゲートアレイを、海外（台湾）ベンダを通じて扱う
  • ロジック・リサーチ: ルネサスエレクトロニクスからCMOS Gate Arrayのライセンスを受けている

5V単一電源のように、今の基板の電源をそのまま使える選択肢があるのも特徴です。置き換え前の部品の電源電圧とピン数を先に確かめてください。

エンベデッドアレイとスタンダードセル

集積度や消費電力を詰めたいなら、セルから専用に作る方式になります。中間に位置するのがエンベデッドアレイです。

方式公式記載の特徴
エンベデッドアレイ（セイコーエプソン）ハードマクロを載せ、顧客の回路はSea of Gateで実現。ロジック部のみの変更ならゲートアレイと同等の開発期間で改変できる
スタンダードセル（セイコーエプソン S1K80000）0.15um CMOS、RAM・PLL・LVDSなどのマクロセル搭載可能
スタンダードセル（ソシオネクスト）90nmから5nmまで。1億ゲートを超えるチップの設計を手がけることも多い

先端プロセスのスタンダードセルは、マスクの費用が大きくなります。数量が少ない用途では、ゲートアレイやシャトル試作と比べて検討してください。

アナログはマスタースライスとフルカスタム

アナログICにも、下地を共通にする方式があります。日清紡マイクロデバイスのアナログマスタースライスです。

  • トランジスタ、抵抗、キャパシタを形成したウェハを用意し、配線層のマスクを変えて機能を作る
  • 40V耐圧のバイポーラ・プロセス
  • レイアウト設計完了からES（エンジニアリング・サンプル）の納品まで、およそ4週間
  • ディスクリート回路のIC化、産業機器向けの少量生産ICを想定

性能を詰めたい、機能を多く載せたいなら、回路とレイアウトをすべて専用に作るフルカスタムになります。東芝情報システムはフルカスタムのアナログICを100個程度から、デンケンはアナログASIC（フルカスタム設計）を試作から量産まで扱うと案内しています。

方式の選び方

方式は、数量、性能、開発期間、今あるものの形で決まります。目安を表にまとめます。

状況候補になる方式
古いFPGA・CPLD・ゲートアレイを置き換えたいゲートアレイ、エンベデッドアレイ
ディスクリートのアナログ回路を短期間でIC化したいアナログマスタースライス
アナログ性能を詰めたい、機能を集約したいフルカスタム（アナログ）
大規模・高速・低消費電力のデジタルスタンダードセル（先端プロセス）

どの方式が合うかは、会社の側から提案してもらうこともできます。TOPPANテクニカル・デザインセンターは、生産中止品の再生で、カスタム、ゲートアレイ、アナログマスターなどから方式を提案すると書いています。

作った後の変えやすさも方式で違う

製品は出した後も仕様が変わることがあります。方式によって、変更にかかる手間が違います。

  • ゲートアレイ・エンベデッドアレイ: 下地を使い回せるので、ロジックの変更は配線層の作り直しで済む
  • スタンダードセル: 変更のたびにマスクの多くを作り直すことになりやすい
  • アナログマスタースライス: 配線層のマスクを変えて機能を作る方式
  • FPGA: 設計後でも書き換えで仕様を変えられる

仕様がまだ動きそうなら、FPGAで出してから固まった段階でASICにする、下地を使い回せる方式を選ぶ、といった考え方があります。ディー・クルー・テクノロジーズは、ASICは設計後の仕様変更ができず、将来の拡張には再設計が必要と比較表で説明しています。

プロセスの世代も方式と一緒に考える

方式と並んで大事なのが、どの世代のプロセスで作るかです。掲載会社の公式記載から、扱うプロセスの幅を並べます。

会社プロセス（公式記載）
セイコーエプソン0.35um、0.25um、0.15um
NECプラットフォームズ0.35um/0.5umのゲートアレイ（台湾ベンダ経由）、ほかのプロセスでのASIC化も可能
DNPエル・エス・アイ・デザインRTLtoGDSで0.35um〜16nmの対応実績
シリコンアーティストテクノロジーRTL設計で350nm〜16nm
内藤電誠工業デジタルバックエンドで～14nm
ソシオネクスト90nm〜5nm
日清紡マイクロデバイス最小ルール0.18μm〜、耐圧1.8〜80V

微細なプロセスほど集積度と速度は上がりますが、マスクの費用も上がります。アナログや高耐圧の回路は、古い世代のプロセスの方が合うことも多いです。

方式を決める前に確かめたいこと

方式を自分で決めきる必要はありません。ただ、次の情報を出せると提案が具体的になります。

  1. 回路の規模（ゲート数、アナログ回路の種類）
  2. 電源電圧と耐圧、動作周波数
  3. 想定数量と供給を続けたい年数
  4. 今の部品のパッケージとピン配置を変えられるか

長く供給を続けたい用途では、方式よりもプロセスの寿命が効いてきます。セイコーエプソンは自社前工程生産による長期安定供給を、メガチップスは15年以上同一ファブでの量産供給の実績を書いています。

この記事に出てくる会社

参照元

よくある質問

ゲートアレイとスタンダードセルの違いは？

ゲートアレイはトランジスタを並べた共通の下地に配線だけを作る方式で、スタンダードセルはセルを並べて専用に作る方式です。セイコーエプソンは両方を製品として持ち、エンベデッドアレイではロジック部の変更をゲートアレイと同等の期間でできると説明しています。

アナログICを短期間で試せる方式はありますか？

日清紡マイクロデバイスのアナログマスタースライスは、素子を形成済みのウェハの配線層だけを作る方式で、レイアウト設計完了からES納品までおよそ4週間です。40V耐圧のバイポーラ・プロセスです。

先端プロセスでのASICはどこに頼めますか？

ソシオネクストは90nmから5nmまでのスタンダードセルを用意しています。DNPエル・エス・アイ・デザインはRTLtoGDSで0.35umから16nmまでの対応実績を載せています。

【用途別】ASIC・カスタムLSI受託開発おすすめ3選

※2026年10月時点の公式サイト情報をもとに編集チームが選定。選定基準。

1イチオシ

センサー・電源・ドライバのアナログICを、試作から量産まで一社で

内藤電誠工業株式会社

試作1個からのカスタムIC開発。アナログ・ミックスドシグナルのターンキーで、パッケージも自社で製造

LSI設計事業部がターンキーサービスと受託設計サービスを提供し、アナログIC、ミックスドシグナルICの設計経験、大手IDMが対応しない少量・多品種への対応、国内自社リソース・自社設備による開発を特長に挙げる。国内外の複数のファウンドリのCMOS、高耐圧CMOS、Opto、Bipolar、SOIに対応し、QFN、QFP、DIPなどのパッケージを自社で製造する。ターンキー製品として680万個以上の量産出荷を公式に記載。

内藤電誠工業株式会社の公式サイトへ当サイトの紹介を読む

2

量産中のFPGAを、基板を変えずにASICへ置き換えるなら

株式会社メガチップス

既存のFPGA資産からASICへ転換。ピンコンパチブル対応でボード修正を不要に（対応できない場合あり）

FPGA・ASIC転換のページで、量産数量が多い場合にFPGAがASICより割高になることと、FPGAでは低消費電力設計ができず熱対策が必要になる場合があることを転換の判断材料に挙げる。既存のFPGA資産と要望をヒアリングして転換方法を提案し、論理シミュレーションを同社が担当することも可能。ボード設計が終わっている場合はFPGAとピンコンパチブルにして基板の修正を不要にできるとする。

株式会社メガチップスの公式サイトへ当サイトの紹介を読む

3

論理設計・RTLtoGDS・アナログを工程単位で頼み、試作・量産までつなげるなら

株式会社DNPエル・エス・アイ・デザイン

0.35um〜16nmのRTLtoGDS実績、アナログ/MixedSignal設計、TSMCシャトル試作、少量にも対応するターンキー

SoC/ASIC設計、RTLtoGDS設計、アナログ/MixedSignal設計の3つの設計受託を用意し、RTLtoGDSではTSMC、UMCほかFabで0.35um〜16nmの対応実績と100MGate超のデザイン実績を記載。DNPがTSMC CyberShuttleのパートナーとして提供する試作では12nm〜0.35umが使え、LSIターンキーサービスは仕様検討から量産までを扱い、少量生産にも対応可能とする。

株式会社DNPエル・エス・アイ・デザインの公式サイトへ当サイトの紹介を読む

関連記事